面向100Gbps网络应用的RISC-V CPU设计与实现

摘要：

RISC-V作为新一代开源精简指令集,具有功耗低、面积小和性能高的优点,因此基于RISC-V架构的技术和产品发展迅速.然而,目前基于RISC-V架构的中高端64位CPU设计实例很少,也缺乏相应的商用IP,尤其是在面向高速网络应用方面.因此,首先改进了开源的64位U500 RISC-V SoC,包括增加了总线宽度和集成二级缓存等;然后在CPU中实现了完整的100 Gbps以太网功能模块,包括介质访问控制子层、物理编码子层和串行器/解串器以及用于该功能模块的发送缓冲区和接收缓冲区;最后通过前端仿真、FPGA验证以及启动Linux操作系统,验证了所设计的64位RISC-V CPU以及100 Gbps以太网功能模块的正确性和有效性.所设计的RISC-V CPU和100 Gbps以太网功能模块可应用于智能网卡等数据中心应用场景.

关键词：RISC-V、片上系统、100 Gbps以太网、介质访问控制子层、物理编码子层、串行器/解串器、智能网卡

所属期刊栏目：33

分类号：TP391.41(计算技术、计算机技术)

资助基金：国家重点研发计划;北京市科技计划

在线出版日期：2021-07-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：956-962