有限状态熵编码的VLSI设计与实现

摘要：

在处理海量数据时,以软件方式实现的Z标准(Zstd)无损压缩算法难以满足特定应用领域对压缩速度的需求.对Zstd进行硬件加速设计是解决这一问题的有效方案,尤其是针对Zstd的有限状态熵编码(finite state entropy,FSE)的硬件加速.因此,提出一种适用于Zstd的FSE压缩、解压硬件实现架构,采用固定压缩表实现最优的硬件加速步骤;通过增加序列映射的硬件模块来降低存储空间并提高传输速度;采用软硬件协同设计方案,并对硬件实现架构进行7级流水设计.通过Visual Studio与Modelsim的联合验证平台进行验证,实验结果表明在TSMC 55 nm的工艺下,系统最高频率可达到750 MHz.与软件实现相比,整体压缩速度提高了9倍以上,整体解压速度提高了约100倍.

关键词：无损压缩算法、有限状态熵编码、Z标准、硬件加速

所属期刊栏目：33

分类号：TP391(计算技术、计算机技术)

资助基金：国家重点研发计划"光电子与微电子器件及集成"重点专项;黑龙江省自然科学基金优秀青年项目;黑龙江省普通本科高等学校青年创新人才培养计划;黑龙江省博士后科研启动基金

在线出版日期：2021-05-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：640-648