高效能FPGA毛刺PUF设计与实现

摘要：

物理不可克隆函数(PUF)因其特有的唯一性和不可克隆性,在诸多硬件安全领域有广泛应用前景.针对仲裁器PUF和环形振荡器PUF硬件资源消耗大的弱点,在毛刺PUF设计架构基础上,充分利用FPGA中双路选择器转换时延和片(Slice)间配置开关矩阵特性,提出一种高资源利用率的毛刺PUF电路设计方法.根据可编程逻辑块(CLB)所含的不同类型Slice分别设计相应的布局布线方案,通过改变双路选择器的输入状态和调整开关矩阵中路径分配的策略控制到达双路选择器的时延差,确保产生的"毛刺"信号具有PUF特性.该方法不仅将单位CLB输出响应最高提升至2比特,还可以做到芯片Slice资源100%利用率.实验结果表明,利用Xilinx公司Virtex-5芯片实现128比特输出,在保持原有的较高唯一性(49.61%)的前提下,错误率降至2.51%;较原有毛刺PUF设计在稳定性、芯片兼容性和硬件资源使用率方面都有显著提升.

关键词：物理不可克隆函数、硬件安全、毛刺PUF

所属期刊栏目：29

分类号：TP391.41(计算技术、计算机技术)

资助基金：国家自然科学基金61176035

在线出版日期：2017-06-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共10页

页码：1135-1144