10.3969/j.issn.1003-9775.2017.01.021
基于门节点分级选择的CMOL电路单元快速容错映射
针对存在缺陷CMOL电路的单元容错映射问题,提出了一种分级选择电路门节点的容错映射方法.首先通过拓扑排序求出电路门的逻辑级;然后采用级间隔的方式进行选择,并对有缺陷连接的门节点进行惩罚,提高其被选择配置的概率.实验结果表明,与已有算法相比,该方法平均选择配置的门节点总数明显减少,在纳米二极管常开缺陷密度为40%、牺牲0.18%线长的情况下,CPU平均运行时间减少了30.68%.
CMOL电路、容错映射、逻辑级
29
TP391.41(计算技术、计算机技术)
国家自然科学基金61571248, 61501268;浙江省自然科学基金LQ15F040001;宁波市自然科学基金2015A610112
2017-03-15(万方平台首次上网日期,不代表论文的发表时间)
共8页
172-179