用于硬件模拟平台调试的低资源消耗扫描链插入方法

摘要：

为提高电路的调试性并降低逻辑资源消耗，提出一种用于硬件模拟平台的扫描链插入方法，利用 FPGA 中未被完全使用的逻辑资源实现了扫描逻辑.首先在网表中找出所有连接到 D 触发器输入端的部分使用查找表；然后采用逻辑混合的方法修改查找表内容和引脚连接，将 D 触发器改为扫描触发器；最后将所有扫描触发器前后相连，构建扫描链.该方法工作在网表级，与现有FPGA开发流程兼容，便于与现有工具集成.对15个不同规模ITC’99基准电路进行实验的结果表明，该方法可平均减小22.9%的逻辑资源消耗.

关键词：FPGA、扫描链插入、部分利用查找表、资源优化

所属期刊栏目：28

分类号：TP399(计算技术、计算机技术)

资助基金：国家自然科学基金61204022;天津市自然科学基金12JCYBJC30700

在线出版日期：2016-07-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：1008-1015