基于PathFinder和拆线-重布的FPGA时序布线算法

摘要：

为了解决当前FPGA布线算法的绕线问题,进一步减少关键路径的延时,提出一种混合PathFinder和拆线-重布的FPGA时序布线算法.在PathFinder时序算法整体布线布通之后,拆掉一些影响关键路径延时的线网路径,再对这些拆掉的线网采用PathFinder算法进行增量布线;在重布的过程中,通过为关键连接和其他连接采用差别化的关键度来专门优化关键连接的路径,从而减少整个关键路径的延时.实验结果表明,与VPR时序驱动布线算法相比,该算法能平均减少12.97％的关键路径延时,而运行时间仅增加了4.87％.

关键词：FPGA、时序布线、拆线-重布、增量布线、关键度

所属期刊栏目：26

分类号：TP302.1(计算技术、计算机技术)

资助基金：国家自然科学基金61106033;国家科技重大专项2013ZX03006004

在线出版日期：2014-03-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：138-145