一种面向多核处理器的通用可调试性架构

摘要：

硅后调试对于当代集成电路设计变得日益重要,用于辅助硅后调试的可调式性设计(DFD)应运而生.由于多核处理器往往包含多种不同类型的部件,每个部件都有各自的调试功能需求,极大地提高了可调式性设计的复杂度.针对上述问题,提出一种面向片上多核处理器的通用可调试性架构.该架构使用简单的监测器来监测和控制处理器中用于互连的片上网络,通过专门的调试总线将各个监测器与调试总控模块连接在一起,并使用EJTAG通用调试接口与外部调试主机传递信息.与传统的可调试性架构相比,该架构无需片上RAM,硬件代价低,具有模块化的特性.此外,文中提出的架构采用了工业界通用的EJTAG调试接口,因此通用性较高,已经被应用于龙芯-3B多核处理器中.实验结果显示,该架构可以在高频高数据带宽的环境下工作.

关键词：多核、片上网络、可调试性设计、硅后调试

所属期刊栏目：23

分类号：TP391(计算技术、计算机技术)

资助基金：国家科技重大专项2009ZX01028-002-003,2009ZX01029-001-003,2010ZX01036-001-002;国家自然科学基金60921002·61050002,61003064·60736012

在线出版日期：2012-02-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：1656-1664