时序敏感的3D IC绑定优化方法

摘要：

工艺波动下3D IC的成品率受绑定策略的影响较大.为了减少不当绑定造成的成品率损失,提出一种基于关键通路时延的3D IC绑定优化方法.通过绑定前时延测量得到待绑定芯片各层的时序特性,利用不同层上的通路进行时延互补,使用"好"的芯片挽救"坏"的芯片;把最大成品率问题抽象成二分图的最大匹配问题,提出了分级和啮合两种绑定优化算法,采用增广路经算法进行求解.实验结果表明,相对于不考虑工艺波动的随机绑定方法,采用文中方法有效地提高了3D IC的成品率.

关键词：3D IC、绑定、时延测量、关键通路、成品率

所属期刊栏目：22

分类号：TP303(计算技术、计算机技术)

资助基金：国家自然科学基金重点项目60633060;国家自然科学基金60876028;国家自然科学基金面上项目61076037;教育部博士点基金200803590006;安徽省海外高层次人才基金2008Z014;中国博士后科学基金资助项目20080430050;高等学校博士学科点专项科研新教师基金200803591033

在线出版日期：2011-01-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：2029-2036