龙芯3号多核处理器的低功耗测试技术

摘要：

龙芯3号是一款低功耗处理器芯片,要求测试时保持较低功耗.为了解决低功耗测试的问题,对龙芯3号测试功耗进行了细致分析,提出一套考虑测试时间和测试开销的低功耗测试方案,并对整套方案中的各种技术在功耗、面积、时延以及测试时间等方面进行了详细分析.针对龙芯3号测试功耗主要消耗在逻辑电路的翻转和测试时钟网络上的特点,采用IP级测试分割技术减少逻辑电路和时钟网络的翻转;采用门控时钟对局部扫描触发器进行控制减少单核扫描捕获期间的逻辑翻转,并采用了阻隔门技术、不关心位(X位)填充技术减少单核扫描移位的逻辑翻转.实验结果表明,龙芯3号4核处理器达到了预定小于15W的测试平均功耗需求,单个IP核最大平均功耗降低为6W左右,约是正常功能平均功耗的40%,有效地保证了芯片的测试质量.

关键词：低功耗测试、微处理器测试、多核微处理器测试、基于IP的测试

所属期刊栏目：22

分类号：TP391.72(计算技术、计算机技术)

资助基金：国家自然科学基金60803029;国家"八六三"高技术研究发展计划2008AA110901,2009AA01Z125;国家"九七三"重点基础研究发展计划项目2005CB321600

在线出版日期：2011-01-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：2021-2028,2036