可编程逻辑阵列减少毛刺的低功耗布线算法

摘要：

随着集成电路工艺的进步和集成度的提高,功耗成为制约FPGA发展的主要问题.为此提出一种减少毛刺的FPGA低功耗布线算法.通过修改代价函数,在布线过程中动态地调节信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而减少毛刺,降低电路的动态功耗.该算法从软件方面来减少毛刺,不需要增加任何硬件电路开销.在运算时间相同的情况下,将文中算法与VPR布线算法进行比较.实验结果表明,该算法平均能消除23. 4%的毛刺,降低5. 4%的功耗,而关键路径延时平均仅增加1%.

关键词：FPGA、低功耗布线、毛刺、代价函数、动态功耗

所属期刊栏目：22

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2011-01-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：1664-1670