一种容软错误的BIST结构

摘要：

针对深亚微米工艺下瞬态故障引发的软错误可能成为芯片失效的重要原因,提出一种容软错误的BIST结构--FT-CBILBO.该结构对并发内建逻辑块观察器进行改进,通过对多输入特征寄存器进行功能复用,构建双模冗余的容错微结构,并且能有效地降低开销;在触发器输出端插入C单元,可有效地针对单事件翻转进行防护,阻塞瞬态故障引发的软错误.在UMC 0.18μm工艺下的实验结果表明,FT-CBILBO面积开销为28.37%～33.29%,性能开销为4.99%～18.20%.

关键词：软错误、并发内建逻辑块观察器、功能复用、C单元

所属期刊栏目：21

分类号：TP391.76(计算技术、计算机技术)

资助基金：国家自然科学基金60876028;国家自然科学基金重点项目60633060;安徽省教育厅自然科学项目KJ2008B031;安徽省高校青年教师科研资助计划项目2006jql015

在线出版日期：2009-04-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：33-36,43