位平面编码存储优化算法及FPGA设计

摘要：

提出一种基于子块的存储优化算法,可用于解决现有JPEG2000位平面编码器中存在的访问编码块存储器模式失配问题.采用将编码块划分成4×4的子块独立进行编码的策略,将访问同一小波系数的时间间隔从3N2Δt减少至48Δt,同时将访问编码块存储器的次数从(3K-2)N2降低至N2W.该算法不仅兼容现有各种加速技术,而且增加了子块并行的机会.基于FPGA平台实现了一种子块并行合并样本并行的位平面编码器结构,能够将编码时间复杂度从O(N2)降低至O(N),同时节省状态信息存储39%以上.实验结果表明,与目前最快的三层并行结构相比,文中设计的加速比达到了1.3.

关键词：JPEG2000、位平面编码、子块存储优化算法、FPGA

所属期刊栏目：20

分类号：TP302.1;TN402(计算技术、计算机技术)

资助基金：国家自然科学基金60633050

在线出版日期：2009-02-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：1535-1540