给定偏差约束下的时钟布线局部拓扑构造优化算法

摘要：

提出一种时钟树布线算法,在给定偏差约束下,采用新的匹配策略考虑偏差约束进行局部拓扑优化,优先匹配延迟目标大的结点,将其置于时钟树拓扑结构底层;结合缓冲器的插入,抑制了蛇行线的产生.实验结果表明,对使用过时钟偏差调度算法优化后的电路,该算法可在时钟布线阶段有效地减少时钟线网中连线与缓冲器的总电容.

关键词：时钟布线、给定偏差、零偏差、缓冲器插入、时钟偏差调度

所属期刊栏目：20

分类号：TN47(微电子学、集成电路（IC）)

资助基金：国家高技术研究发展计划863计划2004AA1Z1010

在线出版日期：2008-05-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：452-458