RTL数据通路模拟矢量自动生成方法研究与实现

摘要：

针对已有的RTL数据通路模拟矢量自动生成方法的不足,提出一种利用约束逻辑编辑(CLP)自动生成数据通路模拟矢量的新方法.该方法首先对给定的Verilog RTL描述采用程序切片进行设计化简,然后对化简后的结果基于位向量算术原理生成CLP约束,并利用CLP求解器GProlog进行约束求解,最终生成满足输出要求的模拟矢量.该方法约束求解速度快,生成的约束是统一的,得到的模拟矢量较完备,能满足模拟验证的要求.实验结果表明,文中方法是一种高效的RTL数据通路模拟矢量自动生成方法.

关键词：VLSI、数据通路、约束逻辑编程、模拟矢量自动生成

所属期刊栏目：16

分类号：TP319(计算技术、计算机技术)

资助基金：国家自然科学基金9020701960303011;国家高技术研究发展计划863计划2002AA1Z1480

在线出版日期：2004-09-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：1062-1069