RTL综合中基本时序逻辑元件的综合方法研究

摘要：

锁存器与触发器的综合是RTL综合中时序逻辑综合子系统的主要研究问题之一,不同的RTL时序电路描述综合出的元件各不相同.文中从VHDL语言的RTL描述特征入手,研究了RTL综合中锁存器与触发器的综合方法,阐述了采用锁存器及触发器的各种不同情况,同时说明如何才能正确地区分锁存器及触发器.文章最后的实验结果验证了该方法.

关键词：RTL综合、VHDL描述、格式判别、锁存器、触发器

所属期刊栏目：13

分类号：TP229(自动化技术及设备)

资助基金：国家自然科学基金6997300

在线出版日期：2004-01-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：855-859