利用FPGA实现多路话音/数据复接设备

摘要：

本文利用FPGA完成了8路同步话音及16路异步数据的复接与分接过程,并且实现了复接前的帧同步捕获和利用DDS对时钟源进行分频得到所需时钟的过程.该设计的控制模块由VHDL语言完成,最后利用Xilinx公司的ISE工具和Modelsim工具完成了该设计的行为仿真、布局布线仿真及时序仿真.仿真结果验证了输入输出的逻辑关系.

关键词：数据复接、DDS、数据分接、m序列、FPGA

分类号：TP3(计算技术、计算机技术)

在线出版日期：2005-06-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：49-51,56