基于S5933的高速数据采集卡控制设计

摘要：

本文讨论的是基于S5933的高速数据采集卡控制逻辑的实现方案,由于要求数据传输率比较高,所以使用S5933内部FIFO的DMA传输使传输达到PCI局部总线的32位33MHz.使用CPLD控制数据的传输使得板卡的成本比较低,控制起来相对比较简单,而CPLD内各个模块之间是并行操作的,使得传输速度能够达到PCI局部总线的速度.

关键词：S5933、CPLD、PCI总线、FIFO

分类号：TN4(微电子学、集成电路（IC）)

在线出版日期：2003-10-31（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：25-27