具有分时背景抑制功能的单元电路设计

摘要：

介绍了一种具有分时背景抑制功能的单元电路,该单元电路适合于大规模2D红外焦平面阵列.在减电流电路设计中,自级联管采用长沟道设计,工作在强反型区,各单元电路的减去电流不易受到工艺偏差的影响,有效地降低了具有分时背景抑制功能的单元电路间的背景抑制非均匀性(BSUN).在背景电流为100 nA,积分时间为2.7 ms,减去电流为3.28 μA,构成自级联管的两个晶体管阈值电压的最大失配均为10 mV时,具有分时背景抑制功能的单元电路间的BSNU为3.310%.

关键词：背景抑制、背景电流、读出电路、红外焦平面阵列

所属期刊栏目：39

分类号：TN215(光电子技术、激光技术)

在线出版日期：2010-01-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1219-1222