10.3969/j.issn.1671-0797.2019.14.002
基于VHDL语言的作息时间控制器设计
针对原来简单的EDA技术在实际应用中存在的问题,提出了一种基于VHDL语言的作息时间控制器设计方法,对分频模块、时间调整模块、计数器模块以及显示模块这4个功能模块的设计进行了详细分析.
EDA、VHDL语言、Quartus_Ⅱ、作息时间控制器
2019-06-05（万方平台首次上网日期，不代表论文的发表时间）
共2页
5-6
10.3969/j.issn.1671-0797.2019.14.002
EDA、VHDL语言、Quartus_Ⅱ、作息时间控制器
2019-06-05（万方平台首次上网日期，不代表论文的发表时间）
共2页
5-6
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号：2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话：4000115888 举报邮箱：problem@wanfangdata.com.cn
