基于FPGA的电子式互感器智能合并单元研制

摘要：

在介绍合并单元服务器模型的基础上,描述了一种基于现场可编辑逻辑门阵列( FPGA)的电子式互感器智能合并单元的具体实现方法.根据FPGA的模块化编程和多任务处理的特点,该方法在单片FPGA内实现采样脉冲同步,数据采集,采样值处理,以及以太网控制芯片驱动和数据帧发送.本合并单元能够传输符合IEC61850-9-1和IEC61850-9-2规约的数据帧,两种数据帧的传输可以根据实际需要进行切换.运用MMS Ethereal软件对本合并单元发送的数据帧进行捕获和分析,结果表明该合并单元具有较高的灵活性和较强的实用价值.

关键词：合并单元、IEC61850、服务器模型、FPGA、功能测试

所属期刊栏目：40

分类号：TM76(输配电工程、电力网及电力系统)

资助基金：中央高校基本科研业务费专项资金资助DUT10ZD202;大连市科学技术基金项目2010J21DW002

在线出版日期：2012-04-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：131-134,140