UPFC控制器IP设计

摘要：

针对统一潮流控制器(UPFC)的物理模型控制系统实现时要求频率跟踪电网、幅值和相位连续可调的关键技术问题,采用现场可编程门阵列(FPGA)的设计方法,给出了UPFC物理模型控制系统的FPGA解决方案.阐述了其软硬件设计思想和方法,利用Altera公司的EDA开发工具Quartus II,采用开关损耗最小脉宽调制(PWM)方法设计了一个基于Avalon总线接口的统一潮流控制器的IP核,给出了UPFC IP核的功能及其结构,对调制波幅值和相位设置、调制波寻址、数据查找及幅值计算等子模块进行了详细描述,并利用Simulator和嵌入式逻辑分析仪SignalTap II进行了仿真验证.UPFC的FPGA解决方案使其整体性能大幅度提高.

关键词：统一潮流控制器、现场可编程门阵列、开关损耗最小脉宽调制、IP核、仿真

所属期刊栏目：38

分类号：TM762(输配电工程、电力网及电力系统)

在线出版日期：2010-08-04（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：104-108