基于FPGA的TDC测量中占用资源的研究

摘要：

在对时间间隔进行高精度测量的方法中,设计基于现场变成逻辑门阵列(FPGA)的时间数字转换器是最常见的.本文讨论基于FPGA的TDC设计,设计方法采用将系统分为"粗"测量模块和"细"测量模块的方式."粗"测量模块的原理是运用直接计数法,"细"测量模块巧妙运用了FPGA内部的快速加法进位链并结合内插法实现.设计基于实际项目需要主要解决TDC在FPGA中占用资源量过大,导致资源分配困难的问题,通过改进进位链的信号传输方式结合程序设计实现.

关键词：时间数字转换器、现场可编程逻辑门阵列、进位链

所属期刊栏目：35

分类号：TM935

在线出版日期：2022-12-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：107-109