基于FPGA的键盘输入累计存储IP核的设计与验证

摘要：

基于FPGA设计了一款通用键盘IP核,该核主要实现对键盘输入信号的计算与存储功能,并在quartusⅡ环境下使用VHDL语言,采用自顶向下设计方式,编辑生成RTL原理图,并做了相关的时序仿真验证.经验证此IP核具有较强的鲁棒性和较高的反应速度,可作为基础输入模块,为其他模块提供有力控制输入与数据支持.

关键词：FPGA、QuartusⅡ、VHDL、时序仿真验证

所属期刊栏目：25

分类号：F294;U115(城市与市政经济)

在线出版日期：2012-07-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：85-87