基于Cadence异步时序电路分析与仿真

摘要：

探讨了在信号完整性分析中的异步时序电路的时序图及时序关系式,并结合具体的设计实例,计算出满足关系式的时序区间.最后在Cadence下进行了信号完整性仿真,验证了设计的时序匹配性,为高速PCB异步时序电路设计提供了一种分析与设计方法.

关键词：异步时序、建立时间、保持时间、仿真

所属期刊栏目：21

分类号：TN7(基本电子电路)

在线出版日期：2009-02-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：144-145,176