基于65 nm CMOS工艺的D波段功率放大器设计

摘要：

基于65 nm CMOS工艺,研究和设计了一款四级全差分结构的D波段功率放大器芯片.采用交叉耦合电容中和技术抵消了硅基CMOS晶体管栅漏寄生电容,提高了放大器的增益和稳定性.通过优化输入输出巴伦和级间变压器,功率放大器的增益和输出功率得到了显著改善.仿真结果显示,在1.2 V的电源电压下,工作在140 GHz的功率放大器的功率增益为16.7 dB,饱和输出功率为11.3 dBm,输出1 dB压缩点为7.0 dBm,功耗为130 mW.芯片面积为500μm×455μm.

关键词：D波段、CMOS、功率放大器、中和、变压器

所属期刊栏目：37

分类号：TN402(微电子学、集成电路（IC）)

资助基金：国家自然科学基金资助项目61331006;浙江省自然科学基金资助项目LY16F040004

在线出版日期：2018-01-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：5-8,35