用隐含表法化简同步时序逻辑电路设计中的原始状态表的探讨

摘要：

本文在实用步骤、方法和技巧方面全面探讨了用隐含表法化简原始状态表的具体操作方法,并通过展示直观的实例来加强理解和掌握这种方法的具体运用.

关键词：隐含法、等价状态、状态化简

所属期刊栏目：29

分类号：G42(教学理论)

在线出版日期：2009-06-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共2页

页码：159-160