星载FPGA内时序电路设计与时钟控制技术分析

摘要：

在分析星载FPGA内时序电路特性以及FPGA可编程资源特性的基础上,指出了FPGA内同步时序电路出现时钟偏斜现象的机理.针对时钟偏斜,提出了星载FPGA内时序电路的设计准则.基于设计准则,提出了并行移位寄存器的一种异步化设计方法,阐述了在FPGA源代码中设置设计约束,或在逻辑综合与布局布线过程中联合设置设计约束,将主要同步时序电路时钟信号布置在全局时钟网络上的方法.工程实践表明:上述方法很好地解决了星裁FPGA内同步时序电路时钟偏斜问题,可确保星载FPGA工作的稳定性与可靠性.

关键词：星载FPGA、全局时钟网络、时序电路、时钟偏斜

所属期刊栏目：17

分类号：V446(航天仪表、航天器设备、航天器制导与控制)

资助基金：国家重大科技专项工程

在线出版日期：2008-12-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：58-63