FPGA-DDR3电路设计与测试验证

摘要：

DDR3 SDRAM作为FPGA的高速数据存储器,在嵌入式信号处理计算机中有广泛的应用.详细介绍了FP-GA-DDR3电路的设计方法,包括原理设计、供电设计、信号完整性设计等.对DDR3硬件链路的信号进行了测量分析,并结合DDR3的访存特性,设计测试向量,对DDR3的读写性能进行了详细测试,结果表明:FPGA-DDR3电路的各类信号均符合JESD79-3规范要求,读写带宽满足嵌入式信号处理的应用需求.

关键词：读写带宽、信号完整性、FPGA、DDR3SDRAM

所属期刊栏目：49

分类号：TP333(计算技术、计算机技术)

资助基金：航空科学基金项目资助2018ZC31002

在线出版日期：2019-12-31（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：96-99,103