基于模块级流水和并行处理的CAVLC编码器实现

摘要：

基于上下文的自适应变长编码(CAVLC)是高清视频压缩标准H.264的关键模块.CAVLC编码器设计的优劣直接影响系统实时性.本文设计的编码器整体采用模块级流水线架构,关键子模块内部采用并行处理,提高了实时性.设计在Xilinx公司的xc5v1x330t芯片上实现,综合后时钟频率可达222 MHz.视频数据的实际测试显示,编码器可满足系统实时性需求.

关键词：CAVLC、模块级流水、并行处理

所属期刊栏目：41

分类号：TN919.3+

在线出版日期：2011-04-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：33-36