基于VHDL的I2C总线IP核的设计

摘要：

简述了I2C总线的特点;并详细描述了一种在FPGA中实现I2C总线IP核的设计方法;最后给出I2C总线IP核在主模式下的收发数据仿真时序图以及实现结果.

关键词：I2C总线、状态机、FPGA、VHDL、IP核

所属期刊栏目：37

分类号：TN405(微电子学、集成电路（IC）)

在线出版日期：2007-01-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：45-47,52