基于CPLD与DSP的数字式电抗器的设计

摘要：

为了更为准确可行地根据系统内无功状态进行抵消电力线电容效应,设计了一种可以根据系统实时运行状态平滑输出所需感性无功的数字式电抗器.该数字电抗器通过控制二次侧逆变器来改变本身电感线圈的感性电流以尽量抵消接地电容电流,从而达到动态无功补偿的目的.主CPU选用DSP,并与CPLD、A/D相配合从而产生PWM以控制后续逆变电路.通过仿真和实验证明,设计的数字式电抗器具有结构简单、响应速度快、无级可调并且电感调节范围大等优点,达到了调节电力线无功平衡的作用.

关键词：数字电抗器、PWM控制技术、CPLD逻辑器件、DSP处理器

所属期刊栏目：22

分类号：TP302.1(计算技术、计算机技术)

资助基金：国家自然科学基金61305001

在线出版日期：2017-11-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：58-64