FIR数字滤波器设计与仿真

摘要：

针对数字信号处理技术对数字滤波的实时性和可靠性要求越来越高的问题,设计一种更高效可靠的数字滤波器成为必然.已有的有限冲激响应数字滤波器FIR通过传统的分布式算法实现在速度和资源占用方面上都存在着不足,因此,针对FPGA(field programmable gate array)的特点,采用表分割技术的分布式算法和Wallace Tree算法相结合的新型算法,减少了乘加器的使用.与传统的分布式算法相比,该技术可支持高达10亿次采样/s的输入数据,减少了32％的Slice资源占用量,达到了FIR数字滤波器处理速度更高、资源占用量更低的设计目标.

关键词：数字滤波器、分布式算法、Wallace Tree算法、FPGA

所属期刊栏目：18

分类号：TP399(计算技术、计算机技术)

资助基金：黑龙江省教育厅科学技术研究项目12531107

在线出版日期：2013-08-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：36-41