1024点高速FFT处理器的FPGA设计与实现

摘要：

目的 设计满足高速实时信号处理需要的快速傅里叶变换(FFT)处理器。方法采取基-2按频率抽取( DIF)FFT算法，蝶形运算单元采用流水线方式，接收数据采用乒乓操作的方法设计基于现场可编程门阵列(FPGA)的1 024点、32位字长、定点复数FFT处理器。结果在时钟100 MHz下，计算1次1 024点定点FFT耗时约为62.95 μs。该处理器能达到高速实时系统的要求。结论将FFT算法的理论研究应用于超声诊断仪中自适应动态滤波器系统和超声多普勒血流测量系统平台有一定的参考价值。

关键词：现场可编程 门阵列、1 024点快速傅里叶变换、蝶形运算、乒乓操作

所属期刊栏目：34

分类号：TN911.72

资助基金：协和青年科研基金;中央级公益性科研院所基本科研业务专项

在线出版日期：2011-11-24（万方平台首次上网日期，不代表论文的发表时间）

页码：205-208