SRAM的高成品率优化设计技术

摘要：

提出了一种嵌入式SRAM的高成品率优化方法:通过增加冗余逻辑和电熔丝盒来代替SRAM中的错误单元.利用二项分布计算最大概率缺陷字数,从而求出最佳冗余逻辑.将优化的SR SRAM64 K×32应用到SoC中,并对SR SRAM64K×32的测试方法进行了讨论.该SoC经90 nm CMOS工艺成功流片,芯片面积为5.6 mm×5.6 mm,功耗为1997 mW.测试结果表明:优化的SR SRAM64 K×32在每个晶圆上的成品数增加了191个,其成品率提高了13.255%.

关键词：优化、自我修复静态随机存储器、冗余数据寄存器、成品率

所属期刊栏目：28

分类号：TN402(微电子学、集成电路（IC）)

资助基金：国家自然科学基金资助60206006;国防预研基金资助51308040103;西安应用材料创新基金资助XA-AM-200701

在线出版日期：2008-12-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：449-454