30兆赫采样频率的采样-保持电路和减法-增益电路的误差分析及设计

摘要：

介绍一种10位分辨率、30 MHz采样频率流水线操作A/D变换器中的CMOS全差分采样-保持(S/H)电路和级间减法-增益(SUB/GAIN)电路的设计.首先概述这种电路在流水线ADC中的作用和工作原理,然后逐一讨论它的各种误差源对整体精度的影响.在此基础上通过理论分析和计算机辅助分析,完成电路的优化设计.最后用HSPICE软件对优化后的电路仿真,证明其性能完全达到设计指标.

关键词：采样-保持电路、级间减法-增益电路、流水线模/数转换器、全差分结构、底极板采样

所属期刊栏目：22

分类号：TN431(微电子学、集成电路（IC）)

在线出版日期：2004-01-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：57-63