一种高速串行信号灵敏放大采样触发器

摘要：

灵敏放大触发器是高速串行通信中常用的一种采样电路模块,它将串行低压差分信号转换为单端非归零信号.为克服传统灵敏放大触发器在电源电压较高的条件下放电速度慢导致需要较高的差分信号摆幅的缺点,设计了一种高速串行信号灵敏放大采样触发器,通过增加节点放电支路,加快放电过程,减少了传输延时,降低了对输入差分信号摆幅的要求.低延时灵敏放大触发器基于0.13 μm CMOS工艺设计,电源电压3.3 V.芯片版图后仿真结果表明,改进后的灵敏放大触发器延时比传统的触发器减少了 20 ps,对输入差分信号的摆幅要求降低了 100 mV,更适合高速串行信号通信系统的应用.

关键词：灵敏放大触发器、低延时、串行信号采样

所属期刊栏目：40

分类号：TN432(微电子学、集成电路（IC）)

资助基金：广西无线宽带通信与信号处理重点实验室基金GXKL06200131,GXKL06190110

在线出版日期：2021-05-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：494-497