基于FPGA的PLC浮点运算系统的设计与实现

摘要：

针对传统PLC应用领域中控制器浮点运算速度慢、精度低的问题,提出了基于FPGA的PLC浮点运算系统的实现方案.根据编译原理设计了程序转化软件IEC_TO_FPGA,实现了IEC 61131-3标准的结构化文本语言到Verilog HDL语言的转换.通过研究IEEE754标准的浮点数的表示及加减、乘除运算规则,利用硬件描述语言Verilog HDL实现了单精度浮点数基本的加减、乘、除的运算功能.在Quartus II环境下,将转换生成的程序进行功能仿真,验证了FPGA-PLC浮点运算系统的可行性.

关键词：PLC、FPGA、结构化文本、浮点运算

所属期刊栏目：37

分类号：TP273+.5(自动化技术及设备)

资助基金：国家自然科学基金61362021

在线出版日期：2017-09-06（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：228-233