12位60MS/s采样保持电路的设计

摘要：

通过增益提升电路,使用于高速高分辨率ADC中的CMOS全差分采样保持电路,能达到高增益高带宽.利用电容下级板采样技术和自举开关消除电荷注入,以全差分结构抑制噪声来提高线性度,使采样精度达到了0.012%.经过Cadence软件Hspice平台仿真,在3.3V电源电压下,用TSMC0.20umCMOS工艺模型,在驱动2PF负载时,直流增益可达112DB,相位裕度为69.7度,单位增益带宽为547.2MHz,压摆率463V/us,功耗19.1 mW.

关键词：采样保持、CMOS运算放大器、增益提升、自举开关

所属期刊栏目：27

分类号：TN432(微电子学、集成电路（IC）)

在线出版日期：2007-04-04（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：14-18