FPU中一种高速乘法运算电路的设计与实现

摘要：

在FPU的设计中,乘法运算电路是设计高精度高速度的乘法电路的重要部分,对提高整个FPU的性能具有重要的意义.通过对浮点处理单元(FPU)的体系结构的分析,比较了速度和规模分析并行通用乘法器之间的优缺点,结合FPU整体设计以及兼顾速度和规模,提出一种不同于通用乘法器设计的方法.该方法采用指数、尾数两条数据通道,用基-4的Booth算法和桶形移位寄存器,通过迭代完成乘法计算,并用VerilogHDL语言编写模块,用Modelsim进行仿真验证.这种方法速度快、占用硬件资源少,适于在FPU中实现,也可以做为一个独立的乘法器使用.

关键词：FPU、乘法运算电路、Booth算法、VerilogHDL语言、Modelsim

所属期刊栏目：23

分类号：TP302(计算技术、计算机技术)

在线出版日期：2003-12-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：38-41