基于标准DDR总线的内存扩展芯片的设计与实现

摘要：

随着计算机领域进入大数据时代,数据的快速增长和以数据为中心的发展趋势给现有的计算机存储带来了机遇和挑战.传统的标准双倍速率(DDR)总线接口采用固定的时序,难以加入各种扩展功能,若引入新型内存器件,则存在时序兼容问题.为此基于现有的DDR协议,本文设计实现了内存缓冲扩展芯片.该芯片与处理器端的物理连接采用标准DDR总线,消除了兼容性问题;并且在芯片逻辑设计中,增加对可变延迟访问和扩展访存指令的支持,为内存增加了智能性,可用于内存加速和内存扩展.本文详细介绍了该芯片采用的关键技术,经过中芯国际40 nm工艺流片验证,该芯片逻辑功能正确,运行稳定.在DDR3-1066频率下,该芯片可满足标准DDR3内存读写时序,并在龙芯3 A系列主板上顺利启动Linux内核.芯片性能评估结果表明,应用扩展的访存指令可实现访存加速.

关键词：内存缓冲、内存加速、内存扩展、内存智能化、近数据处理

所属期刊栏目：30

资助基金：国家重点研发计划;中国科学院战略性先导专项

在线出版日期：2020-05-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：233-239