基于电路结构的测试捕获功耗优化方法

摘要：

研究了扫描结构和测试捕获功耗优化技术,考虑到现有的测试捕获功耗优化技术会降低单个测试向量覆盖的故障点或存在硬件开销过大的问题,提出一种新的基于电路结构的测试捕获功耗优化方法.该方法充分利用芯片内部的电路结构,分析扫描单元之间扇入扇出的关系,并根据分析结果规划扫描单元在捕获阶段的捕获顺序以及需要修改结构的扫描单元.根据扫描链的条数添加相应的时钟控制结构,并提出一种新的扫描单元结构来避免数据捕获违例问题,在不增加测试向量的前提下降低测试捕获功耗.在ITC'99基准电路上的实验结果表明,采用上述优化方法后扫描单元的替换率在50％左右,捕获阶段的功耗能降低40％以上,扫描链条数越多,优化效果越明显.

关键词：扫描单元、电路结构、测试捕获功耗、时钟控制结构、数据捕获违例

所属期刊栏目：29

资助基金：国家"核高基"科技重大专项课题2009ZX01028-002-003, 2009ZX01029-001-003, 2010ZX01036-001-002, 2012ZX01029-001-002-002, 2014ZX01020201, 2014ZX01030101;国家自然科学基金61521092,61432016,61222204;中国科学院重点部署项目ZDRW-XH-2017-1

在线出版日期：2019-06-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共10页

页码：413-422