硬件友好的3GPP-LTE Turbo交织器设计

摘要：

研究了第三代合作伙伴计划长期演进技术(3GPP-LTE)中的二次置换多项式(QPP)交织器的硬件设计优化,提出了一种零延时、低复杂度的QPP交织器设计方案.该方案从算法层面出发简化了QPP交织器中定义的复杂运算.得益于算法优化的结果,优化后的QPP交织器能够以较低的代价映射到硬件电路上.结果表明:与一些传统方案相比,该方案设计的QPP交织器大大降低了硬件实现的复杂度,在SMIC 40nm工艺下,交织器的面积只有0.040mm2.另外,所设计的QPP交织器具有零时延的特点,能够有效提高Turbo译码的译码效率.基于该交织器所设计的Turbo译码器能够稳定工作在400MHz下,译码速率达到572.85Mbps(10次半迭代),而译码器面积仅有0.82mm2.

关键词：长期演进(LTE)、Turbo、二次置换多项式(QPP)、交织器、ASIC设计、零延时、低复杂度

所属期刊栏目：27

分类号：TN9;TP3

资助基金：国家自然科学基金61431001;北京市青年拔尖人才2015000021223ZK31

在线出版日期：2017-09-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：20-26