基于动态电路的高速发送端设计

摘要：

为了降低高速串行接口中发送端的延迟，在研究、分析现有发送端结构的基础上，提出了新的数据跨时钟域传输方法并在实际电路中得到实现。此方法可以大幅降低数据跨时钟域传输时用于异步FIFO的延迟。而且，使用动态电路对高速发送端并串转换电路进行了晶体管级的改进，放松了关键路径的时序要求，使发送端整体电路能运行在更高的频率下。发送端电路使用40 nm CMOS工艺实现，实际芯片测试数据表明，使用该电路的发送端可以稳定工作在13 Gb/s的速率下。

关键词：高速发送端、异步FIFO、并串转换、动态电路、跨时钟域

所属期刊栏目：26

分类号：TP3;TN4

资助基金：国家“核高基”科技重大专项课题2014ZX01020201,2014ZX01030101;国家自然科学基金61521092,61432016资助项目。

在线出版日期：2017-02-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：625-630