基于FPGA模拟片上多核处理器的新方法

摘要：

为了解决使用现场可编程门阵列（FPGA）进行大规模片上多核处理器模拟的容量限制难题，提出了一种新颖的FPGA模拟方法。该方法通过混合真实的处理器核与伪造的处理器核，使用1个或2个FPGA即可模拟整个片上多核处理器，而且可以有效克服FPGA的容量限制问题，同时又不过多损害对多核处理器行为特征的有效模拟。用此方法实现了周期精确的全芯片模拟，并使用流片后的片上多核处理器芯片对此模拟方法进行了有效性验证。实验很容易地实现了50MHz以上的模拟速度，比基于相同设计的软件仿真快10万倍以上。模拟速度的大幅度提升，使得可以启动未经修改的Linux操作系统和运行完整的多用户SPEC CPU2006 train测试集。这种混合真实处理器核与伪造处理器核的模拟方法为片上多核处理器的功能验证和性能评估提供了一种简单高效的途径。

关键词：模拟、仿真、模型、现场可编程门阵列(FPGA)、片上多核处理器、伪造的处理器核

分类号：TP3;TN9

资助基金：国家“核高基”科技重大专项课题2009ZX01028002003，2009ZX01029001003,2010ZX01036001002，2012ZX01029001002002;国家自然科学基金61221062，61100163，61133004，61173001，61232009，61222204;863计划2012AA010901，2012AA011002，2012AA012202，2013AA014301资助项目。

在线出版日期：2014-12-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：661-668