稀疏矩阵LU分解的FPGA实现

摘要：

研究了直接法求解稀疏线性方程组过程中最耗时的稀疏矩阵LU分解的数值计算,提出了一种稀疏矩阵LU分解并行算法,该算法可通过动态的相关性检测来开发更多的并行性.同时提出了基于现场可编程门阵列(FPGA)实现该并行算法的硬件结构,该结构不依赖于分解因子的稀疏结构信息,分解因子的数据结构可动态生成.与相关工作比较,这种新的硬件结构具有更好的通用性.实验结果表明,这种新的结构的性能优于通用处理器的软件实现.

关键词：稀疏矩阵、LU分解、并行算法、现场可编程门阵列(FPGA)、任务并行

所属期刊栏目：23

分类号：TP3;TN4

资助基金：国家自然科学基金61125201

在线出版日期：2013-10-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：789-796