用于实现并行行列联合译码的QC-LDPC码构造方法

摘要：

针对普通低密度校验(LDPC)码制约行列联合(JRC)译码算法并行度提高的问题,基于块渐进边增长(BPEG)算法,提出了一种用于并行JRC译码的LDPC码构造方法.该方法构造的准循环LDPC码(QC-LDPC)基矩阵由含r(r为大于1的整数)行的行组构成,允许一个行组内的r行进行并行JRC运算.仿真结果表明,用上述构造方法构造的LDPC码与BPEG码的误码性能相当.硬件实现表明,用此构造码的并行译码器的速率能达到典型传统准循环译码器的3倍以上,为面向译码器的LDPC码构造提供了范例.

关键词：低密度校验(LDPC)码、行列联合(JRC)译码、渐进边增长(PEG)算法、块渐进边增长(BPEG)算法、准循环LDPC(QC-LDPC)码、面向译码器的LDPC码构造方法

所属期刊栏目：22

分类号：TP3;TN4

资助基金：国家自然科学基金61071083,60972008;国防基金9140A220310

在线出版日期：2012-11-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：559-565