多核虚拟可重构结构加速逻辑电路演化设计的研究

摘要：

提出了一种用基于多核虚拟可重构结构(MuViRaC)的内部演化硬件来加速组合逻辑电路演化设计过程的方法.其主要思想是依据增量演化中的输出函数分解策略,将一个组合逻辑电路分解为多个具有更少输出的子电路.每个子电路在MuViRaC上以两阶段并行演化的方式进行演化.MuViRaC在Celoxica RC1000 PCI板上的Xilinx Virtex xcv2000E FPGA上实现.MuViRaC分别被应用于演化3位乘法器和3位加法器.试验结果证明MuViRaC能够有效地减少组合逻辑电路的演化代数和演化时间.

关键词：数字电路、逻辑电路、演化硬件(EHW)、演化算法(EA)、并行算法

所属期刊栏目：22

分类号：TP3;TN7

资助基金：重庆市自然科学基金2009BB2080;教育部留学回国人员科研启动基金教外司留[2010]1174号

在线出版日期：2012-09-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：340-347