基于叉形编码路径的JPEG2000位平面编码器VLSI结构的设计与验证

摘要：

研究了JPEG2000中位平面编码算法,提出了适用于显著性传播过程和清除过程的叉形编码路径,使得完成一个4×n条带编码的路径长度缩减为标准的(n+1)/(2n).基于该编码路径,设计了两窗口流水线硬件编码结构,该结构通过两个编码窗口流水线滑动在平均每个时钟内完成16个样本点的位平面编码,关键模块采用组合电路实现,避免了时钟消耗和复杂控制,可在位平面间并行进行.给出了系统的整体VLSI架构.FPGA验证结果表明,系统时钟可综合到203.083MHz,处理512×512的灰度图像达276fps,可满足图像实时处理的要求.

关键词：JPEG2000、位平面编码器、叉形编码路径、两窗口流水线

所属期刊栏目：22

分类号：TP2;TP3

资助基金：863计划2009AA11Z219

在线出版日期：2012-04-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：106-111