基于移位多项式基优化并行RS伴随式计算电路的方法

摘要：

研究了RS译码器的并行伴随式计算电路的结构优化,分别推导了并行度能整除和不能整除码长时的并行伴随式计算的表达式,并设计了相应的电路.针对并行实现会增加电路复杂度的问题,通过适当的变换,采用移位多项式基的方法,设计了低复杂度的并行伴随式计算改进电路.改进结构不仅降低了电路中有限域加法器的复杂度,并且通过将原有的多个小规模有限域乘法器简化为一个较大规模的乘法器,使得乘法器的复杂度也在很大程度上得到了降低.对并行度为8的RS(2040,2024)和RS(255,239)译码器的实验研究表明,上述的结构实现方法可比迭代匹配算法(IMA)节省约30%的资源,当并行度为64时,资源节省可达到50%.

关键词：里德-所罗门(RS)译码器、并行伴随式计算电路、移位多项式基、低复杂度结构

所属期刊栏目：20

分类号：TN9;O15

资助基金：863计划2006AA01Z284

在线出版日期：2011-03-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：1274-1280