超高速低功耗CMOS4:1复接器

摘要：

研究了在特定工艺条件下进行高速低功耗集成电路设计的相关问题,包括结构设计、电路设计和工艺角的影响.提出用CMOS逻辑电路完成超高速电路设计的思想,利用CSM 0.35μm CMOS工艺设计完成了速率为3.125Gb/s的4:1复接器芯片.该系统采用树型结构,由两个并行的低速2:1复接单元和一个高速2:1复接单元级联而成.核心电路锁存器在低速单元中用带有电平恢复的4_T电路构成,在高速单元中用动传输门构成;选择器则用CMOS传输门构成的双路开关实现,每一电路都只用4只晶体管实现.芯片面积为0.39mm2.芯片测试结果表明:在3.3V电源电压下,芯片核心功耗低于40mW,最高工作速率可达4Gb/s.

关键词：CMOS逻辑、复接器、超高速、低功耗、工艺角

所属期刊栏目：20

分类号：TN7;TN4

资助基金：863计划2001 AA312010,2006AA01Z284

在线出版日期：2011-01-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：1196-1200